

# PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: June 19, 2001

Application Number: Patent Application No. 2001-185040

Applicant(s): FUJITSU LIMITED
FUJITSU VLSI LIMITED

August 3, 2001

Commissioner,

Patent Office Kohzoh OIKAWA

Certification No. 2001-3069214

## 日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 6月19日

出 願 番 号

Application Number:

特願2001-185040

出 願 人
Applicant(s):


富士通株式会社

富士通ヴィエルエスアイ株式会社

2001年 8月 3日

特許庁長官 Commissioner, Japan Patent Office





## 特2001-185040

【書類名】

特許願

【整理番号】

0140434

【提出日】

平成13年 6月19日

【あて先】

特許庁長官 殿

【国際特許分類】

H04L 29/06

【発明の名称】

信号検出装置、信号検出方法、信号伝送システム、及び

コンピュータ読み取り可能なプログラム

【請求項の数】

10

【発明者】

【住所又は居所】 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴ

ィエルエスアイ株式会社内

【氏名】

原口 裕子

【特許出願人】

【識別番号】

000005223

【氏名又は名称】 富士通株式会社

【特許出願人】

【識別番号】

000237617

【氏名又は名称】 富士通ヴィエルエスアイ株式会社

【代理人】

ī

【識別番号】 100098431

【弁理士】

【氏名又は名称】 山中 郁生

【電話番号】

052-218-7161

【選任した代理人】

【識別番号】 100097009

【弁理士】

【氏名又は名称】

富澤 孝

【手数料の表示】

【予納台帳番号】 041999

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 0008078

【包括委任状番号】 0008079

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

信号検出装置、信号検出方法、信号伝送システム、

及びコンピュータ読み取り可能なプログラム

【特許請求の範囲】

【請求項1】 入力信号の電圧振幅レベルを検出するレベル検出部と、

前記レベル検出部の出力信号における状態遷移を検出する状態遷移検出部と、

前記状態遷移検出部により第1所定時間内に所定回数の前記状態遷移が検出された際に報知信号を出力する信号確認部と、

前記状態遷移検出部により第2所定時間内に状態遷移が検出されなかった際に 報知信号を出力する非信号確認部と、

前記信号確認部により有効にされ、前記非信号確認部により無効にされる検出 信号を生成する検出信号生成部とを備えることを特徴とする信号検出装置。

【請求項2】 前記状態遷移検出部は、

前記入力信号の所定の組み合わせにおいて前記レベル検出部から出力される出力信号の状態遷移を検出することを特徴とする請求項1に記載の信号検出装置。

【請求項3】 前記状態遷移は、

前記入力信号の電圧振幅レベルが所定電圧値以上の遷移、又は所定電圧値以下 の遷移をすることに基づく、前記レベル検出部の出力信号における電圧レベルの 遷移であることを特徴とする請求項1又は2に記載の信号検出装置。

【請求項4】 前記信号確認部は、

前記状態遷移検出部からの第1の出力信号をトリガとして、前記第1所定時間 の計時を開始する第1計時部と、

前記第1計時部による計時期間中に、前記状態遷移検出部からの前記第1の出力信号に引き続く前記所定回数の出力信号を検出する検出器とを備えることを特徴とする請求項1に記載の信号検出装置。

【請求項5】 前記非信号確認部は、

前記状態遷移検出部からの出力信号をトリガとして、前記第2所定時間の計時 を開始する第2計時部を備えることを特徴とする請求項1に記載の信号検出装置 【請求項6】 前記検出信号生成部は、

前記信号確認部からの前記報知信号をセット信号とし、

前記非信号確認部からの前記報知信号をリセット信号とするフリップフロップ 部を備えることを特徴とする請求項1に記載の信号検出装置。

【請求項7】 入力信号の電圧振幅レベルを検出するレベル検出ステップと

前記レベル検出ステップにおいて検出された前記入力信号の状態遷移を検出する状態遷移検出ステップと、

前記状態遷移検出ステップにより、第1所定時間内に所定回数の前記状態遷移 が検出されたことを報知する信号確認ステップと、

前記状態遷移検出ステップにより、第2所定時間内に前記状態遷移が検出されなかったことを報知する非信号確認ステップと、

前記信号確認ステップにより有効にされ、前記非信号確認ステップにより無効にされる検出信号を生成する検出信号生成ステップとを有することを特徴とする信号検出方法。

【請求項8】 請求項1乃至6の少なくとも何れか1項に記載の信号検出装置は、シリアルバス上に接続されており、前記信号検出装置によりシリアルバス上の信号を検出することにより信号の伝送を行うことを特徴とする信号伝送システム。

【請求項9】 前記シリアルバスは、P1394b規格に適合又は準拠するバスであることを特徴とする請求項8に記載の信号伝送システム。

【請求項10】 請求項8又は9に記載のシリアルバス上において、

入力信号の電圧振幅レベルを検出するレベル検出ステップと、

前記レベル検出ステップにおいて検出された前記入力信号の状態遷移を検出する状態遷移検出ステップと、

前記状態遷移検出ステップにより、第1所定時間内に所定回数の前記状態遷移 が検出されたことを報知する信号確認ステップと、

前記状態遷移検出ステップにより、第2所定時間内に前記状態遷移が検出されなかったことを報知する非信号確認ステップと、

前記信号確認ステップにより有効にされ、前記非信号確認ステップにより無効にされる検出信号を生成する検出信号生成ステップとを有する信号検出方法により前記シリアルバス上の信号伝送を実行することを特徴とするコンピュータが読み取り可能なプログラム。

## 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、高速なディジタルインターフェースにおけるインターフェース信号 の有無の判定に関するものである。

[0002]

## 【従来の技術】

IEEE1394の次世代規格として、長い伝送距離において高速伝送を実現するためのP1394b規格が策定されつつある。P1394b規格では、ツイストペアケーブル等の伝送線路を伝送してくる差動入力信号等の電圧振幅レベルを検出し、電圧振幅レベルが規定値以下なら検出信号をローレベルとして出力しておき、規定値以上の電圧振幅レベルを検出したらハイレベルとして、伝送線路からの入力信号を検出したことを報知する信号検出回路が必要とされる。

[0003]

P1394b規格では、従来のIEEE1394における伝送速度である400Mbpsから更なる高速化が検討されており、800Mbps(一般的にS800規格と称する)から3.2Gbps(一般的にS3200規格と称する)までの高速伝送規格が策定されている。最大でS3200規格の高速な転送速度で伝送されてくるデータ信号の電圧振幅レベルをビット単位毎にサンプリングして検出するためには、信号検出回路は、ナイキストのサンプリング定理により3.2GHzの2倍である6.4GHz以上の高速なサンプリング周波数で動作をすることが要求される。このような高速動作を要求される信号検出回路を実現するためには、従来より、遮断周波数がMOSトランジスタに比して高いバイポーラトランジスタを使用して構成することが一般的である。

[0004]

図17にデータ信号の電圧振幅レベルをビット単位で検出する信号検出回路100の一例を示す。差動入力信号のうち、正論理側の入力信号IN+がピークホールド回路110に入力される。入力信号IN+のピーク電圧レベルがピークホールド回路110から出力され、電圧レベル検出器120に入力される。入力信号IN+が所定電圧レベルを上回れば、有効な差動入力信号が伝送されてきたとしてシグナルディテクト信号SDをハイレベルにセットする。

## [0005]

ここで、ピークホールド回路110は、演算増幅器A110、ダイオードD1 10,及びコンデンサC110により構成されている。入力信号IN+は演算増幅器A110の非反転入力端子に入力されており、演算増幅器A110の出力端子はダイオードD110のアノード端子に入力されている。ダイオードD110のカソード端子は演算増幅器A110の反転入力端子にフィードバックされると共に、コンデンサC110に接続されている。尚、コンデンサC110の電荷を放電するためのリセットスイッチS110が、コンデンサC110と並列に接続されており、リセット信号Rにより制御される。

#### [0006]

また、電圧レベル検出器120は、ピークホールド回路110の出力端子を非 反転入力端子に入力すると共に、反転入力端子には予め設定されている検出レベ ル電圧VREFが入力されている。

#### [0007]

ピークホールド回路110は、ダイオードD110を順方向に挿入したボルテージフォロア回路を構成しているので、入力された入力信号IN+がダイオードD110のカソード端子であるピークホールド回路110の出力端子に出力される。ここで、ボルテージフォロア構成におけるフィードバックパスにダイオードD110が順方向に挿入されているので、入力信号IN+の電圧上昇に対してはピークホールド回路110の出力電圧は入力信号IN+の電圧値に追従するが、逆に、入力信号IN+の電圧下降に対してはダイオードD110の逆方向特性により、ピークホールド回路110の出力端子は出力電圧を維持する。ピークホールド回路110の出力端子に出力電圧を維持する。ピークホールド回路110の出力端子に接続されているコンデンサC110は、この時の出

力電圧を維持するために設けられている。また、リセットスイッチS110は、 ピークホールド回路110に設定されたピーク電圧値をリセット信号Rによりリ セットするために設けられている。

[0008]

電圧レベル検出器120は、比較器を構成している。非反転入力端子に入力されているピークホールド回路110からの出力電圧を、反転入力端子に入力されている検出レベル電圧VREFと比較する。検出レベル電圧VREFに比してピークホールド回路110からの出力電圧が低い場合には、シグナルディテクト信号SDとしてローレベルを出力し、高い場合には、反転してハイレベルを出力して有効な差動入力信号が検出されたことを報知する。

[0009]

前述したように、入力信号 I N + をビットごとにサンプリングするためには、最大3.2GHz(S3200規格)のデータ転送レートの2倍の周波数である6.4GHz以上のサンプリング周波数を必要とする。従って、ピークホールド回路110及び電圧レベル検出器120は、高速なバイポーラトランジスタを中心に構成する必要がある。

[0010]

【発明が解決しようとする課題】

しかしながら、バイポーラトランジスタは、高速動作を実現することができるものの、バイポーラ素子で構成された回路を高速に動作させるためには多大なバイアス電流を流す必要があり、低消費電流動作を実現することは困難である。P 1394b規格はパソコンや携帯情報端末等の携帯機器に普及していくと考えられる。携帯機器においてはバッテリー駆動により長時間の連続使用が要請され、また携帯性の必要から高密度実装が要求される。従って、連続使用時間の延長の観点から、更に実装上許容されるチップ発熱の観点からも、P1394bにおける信号検出回路は低消費電流で動作することが要請されており、上記の構成の信号検出回路では要求を満足することができず問題である。

[0011]

また、携帯機器において要請される髙密度実装に代表されるように、P139

4 b 規格を実現するための多くの諸機能を高集積密度で実現するためには、CMOSトランジスタで構成されたシステムLSIで構成することが必要である。そこで、伝送線路からの差動入力信号を検出するための信号検出回路もこのシステムLSIに集積することが好ましい。しかしながら、MOSトランジスタの遮断周波数はバイポーラトランジスタの遮断周波数に比して低いので、CMOSトランジスタで構成されているシステムLSIでは、P1394b規格において必要とされているビット毎のサンプリングによる差動入力信号の電圧振幅レベルの検出は実現することはできない。従って、信号検出回路をバイポーラLSIで構成しながら、その他の諸機能をCMOSトランジスタで構成されているシステムLSIで構成するという2チップ構成で実現せざるを得ず、高密度実装を充分に図ることができない虞があり問題である。

#### [0012]

更に、信号検出回路を実現するバイポーラトランジスタ部分と、その他の諸機能を実現するCMOSトランジスタ部分とを、1チップに実装することができる新規なバイCMOS(BiCMOS)LSIを開発することも考えられる。しかしながら、高速なバイポーラトランジスタを、大規模回路を集積することができる微細なCMOSトランジスタと共に1チップ上に実現することができるLSIを新たに開発するためには、多大な開発時間と開発費を要するため、適宜なタイミングと適宜な製造コストで実現することが難しく問題である。

#### [0013]

本発明は前記従来技術の問題点を解消するためになされたものであり、次世代ディジタルインターフェースにおいて、高速なデータ転送速度で伝送されてくる 入力信号の検出を、低消費電流、且つ低コストで実現することができる信号検出 装置、信号検出方法、信号伝送システム、及びコンピュータ読み取り可能なプログラムを提供することを目的とする。

## [0014]

#### 【課題を解決するための手段】

前記目的を達成するために、請求項1に係る信号検出装置は、入力信号の電圧 振幅レベルを検出するレベル検出部と、レベル検出部の出力信号における状態遷 移を検出する状態遷移検出部と、状態遷移検出部により第1所定時間内に所定回数の状態遷移が検出された際に報知信号を出力する信号確認部と、状態遷移検出部により第2所定時間内に状態遷移が検出されなかった際に報知信号を出力する非信号確認部と、信号確認部により有効にされ、非信号確認部により無効にされる検出信号を生成する検出信号生成部とを備えることを特徴とする。ここで、非信号とは入力信号が検出されない状態を称するものとする。

## [0015]

ここで、検出レベル部は、入力信号の電圧振幅レベルを所定電圧値と比較する 比較部を有していることが好ましく、また、レベル検出部の出力信号は、論理信 号であり、状態遷移検出部、信号確認部、非信号確認部、及び検出信号生成部は 、論理回路で構成されていることが好ましい。

## [0016]

また、請求項7に係る信号検出方法は、入力信号の電圧振幅レベルを検出する レベル検出ステップと、レベル検出ステップにおいて検出された入力信号の状態 遷移を検出する状態遷移検出ステップと、状態遷移検出ステップにより、第1所 定時間内に所定回数の状態遷移が検出されたことを報知する信号確認ステップと 、状態遷移検出ステップにより、第2所定時間内に状態遷移が検出されなかった ことを報知する非信号確認ステップと、信号確認ステップにより有効にされ、非 信号確認ステップにより無効にされる検出信号を生成する検出信号生成ステップ とを有することを特徴とする。

## [0017]

ここで、レベル検出ステップには、入力信号の電圧振幅レベルと所定電圧値と を比較する比較ステップを含むことが好ましい。

#### [0018]

請求項1の信号検出装置、及び請求項7の信号検出方法では、検出された入力信号の電圧振幅レベルに基づき状態遷移が検出されると、第1所定時間内に所定回数の状態遷移が検出された際に信号確認の報知信号を出力し、第2所定時間内に状態遷移が検出されない場合に非信号確認の報知信号を出力する。信号確認の報知信号により有効にされ、非信号確認の報知信号により無効にされる検出信号

が出力される。

[0019]

これにより、入力信号の電圧振幅レベルと所定電圧値との比較部分を除く、信号の状態遷移の検出、信号の確認、非信号の確認、及び検出信号の生成は、論理回路で構成することができるので、CMOS-LSI等のディジタル集積回路により実現すれば回路動作を低消費電流で実現することができる。本発明の信号検出装置、あるいは信号検出方法を使用したシステムにおいて低消費電流動作を実現することができる。これらのシステムを携帯機器等のバッテリー駆動システムに使用する場合、長時間連続使用に好適であると共に、集積回路実装時における発熱の問題が緩和され高密度実装を実現することができる。

[0020]

また、信号検出のために割り当てられる検出時間の規格に合わせて、信号確認及び非信号確認を行うべき第1及び第2所定時間を適宜に設定してやればよく、必ずしも高速な信号転送速度に合わせた時間で信号検出を行う必要がない。従って、第1及び第2所定時間を信号転送速度に対応する時間に比して長い時間とすることができ、信号検出装置、あるいは信号検出方法を使用したシステムにおいて低消費電流動作を実現することができる。これらのシステムを携帯機器等のバッテリー駆動システムに使用して好適である。

[0021]

また、信号伝送の規格により入力信号の状態遷移が所定周期以内に出現する場合、状態遷移が繰り返される最大時間が決定されるので、信号検出において状態遷移が所定回数検出される最大時間が決定される。従って、本発明の信号検出装置、あるいは信号検出方法を使用すれば、最大時間内に所定回数の信号が検出されるか否かで、入力された信号が、有効な信号であるかノイズであるかを的確に判断することができる。高速な信号転送速度と同じ短周期でサンプリングを行い信号検出する回路を必要とすることなく、簡易な回路構成により低消費電流動作で信号検出を行うことができる。

[0022]

また、請求項2に係る信号検出装置は、請求項1に記載の信号検出装置におい

て、状態遷移検出部は、入力信号の所定の組み合わせにおいてレベル検出部から 出力される出力信号の状態遷移を検出することを特徴とする。

[0023]

ここで、前記信号検出方法において、状態遷移検出ステップでは、入力信号が 所定の組み合わせで入力された際に、レベル検出ステップにおいて検出される入 力信号の状態遷移を検出することが好ましい。

[0024]

請求項2の信号検出装置、及び前記信号検出方法では、入力信号の所定の組み 合わせに対して状態遷移を検出する。

[0025]

これにより、入力信号の所定の組み合わせに対して状態遷移を検出することにより信号検出を行うようにすれば、入力信号の電圧振幅レベルを検出するレベル検出部、あるいはレベル検出ステップにおいて、高速な信号転送速度で伝送される信号の全てをサンプリングする必要がない。従って、レベル検出部、あるいはレベル検出ステップを、信号転送速度に比して低速度で構成すればよく低消費電流動作を実現することができる。携帯機器等のバッテリー駆動システムに使用して好適である。

[0026]

また、請求項3に係る信号検出装置では、請求項1又は2に記載の信号検出装置において、状態遷移は、入力信号の電圧振幅レベルが所定電圧値以上の遷移、 又は所定電圧値以下の遷移をすることに基づいた、レベル検出部の出力信号における電圧レベル遷移であることが好ましい。

[0027]

ここで、前記信号検出方法において、状態遷移検出ステップでは、入力信号の 電圧振幅レベルが、所定電圧値以上又は所定電圧値以下の遷移をしたことに基づ き、状態遷移を検出することが好ましい。

[0028]

また、請求項4に係る信号検出装置は、請求項1に記載の信号検出装置において、信号確認部は、状態遷移検出部からの第1の出力信号をトリガとして、第1

所定時間の計時を開始する第1計時部と、第1計時部による計時期間中に、状態 遷移検出部からの第1の出力信号に引き続く所定回数の出力信号を検出する検出 器とを備えることを特徴とする。

[0029]

ここで、前記信号検出方法において、信号確認ステップでは、状態遷移検出ステップにおいて最初に検出される入力信号の状態遷移をトリガとして、第1所定時間の計時を開始する第1計時ステップと、第1計時ステップによる計時期間中に、状態遷移検出ステップにおいて検出される後続の入力信号の状態遷移を、所定回数検出する検出ステップとを有することが好ましい。

[0030]

請求項4の信号検出装置、及び前記信号検出方法では、信号確認をする際、第 1の状態遷移を検出した信号をトリガとして、第1所定時間の計時を開始する。 第1所定時間の計時期間中に、第1の状態遷移に引き続く所定回数の状態繊維を 検出する。

[0031]

また、請求項5に係る信号検出装置は、請求項1に記載の信号検出装置において、非信号確認部は、状態遷移検出部からの出力信号をトリガとして、第2所定時間の計時を開始する第2計時部を備えることを特徴とする。

[0032]

ここで、前記信号検出方法において、非信号確認ステップでは、状態遷移検出 ステップにおいて検出される入力信号の状態遷移をトリガとして、第2所定時間 の計時を開始する第2計時ステップを有することが好ましい。

[0033]

請求項5の信号検出装置、及び前記信号検出方法では、非信号確認をする際、 状態遷移を検出した信号をトリガとして第2所定時間の計時を開始する。

[0034]

これにより、信号検出のために割り当てられる検出時間の規格に合わせて、信 号確認及び非信号確認を行うべき第1及び第2所定時間を適宜に設定してやれば よく、必ずしも高速な信号転送速度に合わせた時間で信号検出を行う必要がない 。従って、第1及び第2所定時間を信号転送速度に対応する時間に比して長い時間とすればよく、信号検出装置における第1及び第2計時部、あるいは信号検出方法における第1及び第2計時ステップを低消費電流で動作させることができる。携帯機器等のバッテリー駆動システムに使用して好適である。

[0035]

また、信号伝送の規格により入力信号の状態遷移が所定周期以内に出現し、状態遷移が繰り返される最大時間が決定されている場合、第1計時部により計時される計時期間中に検出器により検出される状態遷移の回数が決定される。従って、本発明の信号検出装置、あるいは信号検出方法を使用すれば、第1所定時間の時間中に所定回数の状態遷移が検出されるか否かで、入力された信号が、有効な信号であるかノイズであるかを的確に判断することができる。

[0036]

また、請求項6に係る信号検出装置では、請求項1に記載の信号検出装置において、検出信号生成部は、信号確認部からの報知信号をセット信号とし、非信号確認部からの報知信号をリセット信号とするフリップフロップ部を備えることが好ましい。

[0037]

また、請求項8に係る信号伝送システムでは、請求項1乃至6の少なくとも何れか1項に記載の信号検出装置は、シリアルバス上に接続されており、信号検出装置によりシリアルバス上の信号を検出することにより信号の伝送を行うことが好ましい。

[0038]

ここで、前記信号伝送システムにおいては、前記信号検出方法により、シリア ルバス上の信号を検出して信号の伝送を行うことが好ましい。

[0039]

また、請求項9に係る信号伝送システムでは、シリアルバスは、P1394b 規格に適合又は準拠するバスであることが好ましい。

[0040]

また、請求項10に係るコンピュータが読み取り可能なプログラムは、請求項

8 又は9に記載のシリアルバス上において、入力信号の電圧振幅レベルを検出するレベル検出ステップと、レベル検出ステップにおいて検出された入力信号の状態遷移を検出する状態遷移検出ステップと、状態遷移検出ステップにより、第1 所定時間内に所定回数の状態遷移が検出されたことを報知する信号確認ステップと、状態遷移検出ステップにより、第2 所定時間内に状態遷移が検出されなかったことを報知する非信号確認ステップと、信号確認ステップにより有効にされ、非信号確認ステップにより無効にされる検出信号を生成する検出信号生成ステップとを有する信号検出方法によりシリアルバス上の信号伝送を実行することを特徴とする。

#### [0041]

請求項10のコンピュータが読み取り可能なプログラムでは、検出された入力信号の電圧振幅レベルに基づき状態遷移が検出されると、状態遷移が第1所定時間内に所定回数検出された際に信号確認の報知信号を出力し、第2所定時間内に状態遷移が検出されない場合に非信号確認の報知信号を出力する。信号確認の報知信号により有効にされ、非信号確認の報知信号により無効にされる検出信号が出力される。

#### [0042]

これにより、シリアルバス上における信号伝送を行う際の信号検出方法を実行するためのステップが、コンピュータが読み取り可能なプログラムに格納されているので、このプログラムを実行することにより、簡単に一連のステップを実行することができる。

#### [0043]

更に、一連のステップを、コンピュータが読み取り可能なプログラムに格納することができるため、各種の記録媒体に記録し、あるいはインターネット等の電気通信回線を介して、柔軟に配信、インストールすることができる。

#### [0044]

#### 【発明の実施の形態】

以下、本発明の信号検出装置、信号検出方法、信号伝送システム、及びコンピュータ読み取り可能なプログラムについて具体化した第1及び第2実施形態を図

1乃至図16に基づき図面を参照しつつ詳細に説明する。図1は、第1実施形態 の信号検出装置を示す回路ブロック図である。図2は、P1394b規格におけ るシグナルディテクト信号のタイミングパラメータを示す説明図である。図3、 4は、P1394b規格における8b10b符号を示すコード表である。図5は 、第1実施形態における電圧レベル検出器の具体例を示す回路図である。図6は 、第1実施形態におけるシグナルディテクトセット回路の具体例を示す回路ブロ ック図である。図7は、第1実施形態におけるシグナルディテクトリセット回路 の具体例を示す回路ブロック図である。図8は、シグナルディテクト信号のセッ トシーケンスを示す状態遷移図である。図9は、シグナルディテクト信号のリセ ットシーケンスを示す状態遷移図である。図10は、シグナルディテクト信号の セットシーケンスを示すタイムチャートである。図11は、シグナルディテクト 信号のセット中の動作を示すタイムチャートである。図12は、シグナルディテ クト信号のリセットシーケンスを示すタイムチャートである。図13は、第2実 施形態の信号検出装置の構成図である。図14は、第2実施形態の信号検出装置 で実行される信号検出方法のうちシグナルディテクト信号のセットフローを示す フローチャートである。図15は、第2実施形態の信号検出装置で実行される信 号検出方法のうちシグナルディテクト信号のリセットフローを示すフローチャー トである。図16は、信号伝送システムの構成例を示すシステム構成図である。 図17は、従来技術の信号検出装置を示す回路ブロックである。

#### [0045]

図1に示す第1実施形態の信号伝送装置1では、図17に示す従来技術の信号 伝送装置100におけるピークホールド回路110と電圧レベル検出器120と の構成に代えて、差動入力信号IN+、IN-が入力される電圧レベル検出器10と、電圧レベル検出器の出力信号Lの状態遷移における立上りエッジを検出する立上りエッジ検出回路30と、立上りエッジ検出回路30の出力信号EDGに基づくシグナルディテクトセット回路50及びシグナルディテクトリセット回路70と、セット/リセット回路50、70からの出力信号SET、RSTに応じてシグナルディテクト信号SDを出力するシグナルディテクト信号作成回路90とを有している。

#### [0046]

電圧レベル検出器10は、アナログ回路で構成されており、差動入力信号IN +、IN-が入力され所定規定値の電圧振幅レベル差以上の差動入力IN+、I N-に対してハイレベルの出力信号Lを出力する。出力信号Lは論理信号である 。一方、立上りエッジ検出回路30から、シグナルディテクトセット回路50、 シグナルディテクトリセット回路70、及びシグナルディテクト信号作成回路9 0までは、ディジテル回路で構成されている。立上りエッジ検出回路30は、論 理信号である電圧レベル検出器10の出力信号Lの立上り状態遷移のエッジを検 出してエッジ検出信号EDGを出力する回路である。シグナルディテクトセット 回路50は、クロック信号CLKにより計時される第1所定時間内に所定回数の エッジ検出信号EDGを検出することによりシグナルディテクトセット信号SE Tを出力する。また、シグナルディテクトリセット回路70は、クロック信号C LKにより計時される第2所定時間内にエッジ検出信号EDGを検出しないこと を条件としてシグナルディテクトリセット信号RSTを出力する。シグナルディ テクト信号作成回路90は、シグナルディテクトセット信号SETによりシグナ ルディテクト信号SDをセットし、シグナルディテクトリセット信号RSTによ りシグナルディテクト信号SDをリセットする。

## [0047]

ここで、信号伝送の規格の例としてP1394bについて説明する。図2にはP1394b規格におけるシグナルディテクト信号SDが出力されるタイミングパラメータの規格が示されている。規格では、有効信号の検出からシグナルディテクト信号SDのアサートまでの遅延時間(t\_sd\_on)、及び非有効信号の検出からシグナルディテクト信号SDのネゲートまでの遅延時間(t\_sd\_off)について規定しており、各々100μsecを最大値として規定している。ここで、有効信号の検出とは、所定回数のエッジ検出信号EDGを検出することとして設定することができ、このときの第1所定時間を遅延時間t\_sd\_onとすればよい。即ち、遅延時間t\_sd\_on内に所定回数のエッジ検出信号EDGを検出した場合にシグナルディテクト信号SDをアサートすればよい。また、非有効信号の検出とは、エッジ検出信号EDGを検出しないこととして設

定することができ、このときの第2所定時間を遅延時間t\_sd\_offとすればよい。即ち、遅延時間t\_sd\_off内にエッジ検出信号EDGを検出しない場合にシグナルディテクト信号SDをネゲートすればよい。

## [0048]

また、P1394b規格において採用される符号化方式である8b10b符号のコード表を図3、4に示す。8b10b符号化方式は、図3、4に示すように8ビットのデータを10ビット長の符号に符号化する方式である。伝送線路上には符号化された10ビット長の符号が伝送される。符号化は、10ビット長の符号におけるビット"0"の数とビット"1"の数とを考慮して行われ、1組の8ビットデータに対してビット"0"が多い10ビット長の符号とビット"1"が多い10ビット長の符号との2種類の符号が割り当てられている。これは、伝送線路上の電圧レベルにおけるDCバランスを維持するためであり、ビット"1"が多い10ビット長の符号とビット"0"が多い10ビット長の符号とを交互に伝送することにより、伝送線路上のDC的な電圧レベルの変動を抑制するものである。また、伝送線路におけるトランシーバの感度悪化を防止するため、同じビット値が連続することのないように符号化されており、10ビット長の符号化信号において5ビット以上同じビット値が連続することのないように10ビット長の符号が設定されている。

## [0049]

更に、P1394b規格では、バスの使用権を確保するために同じ要求パケット信号を送りつづけることから、他の規格に比して信号伝送時に特定周波数の放射雑音が大きいという特徴を有している。この雑音を低減するために、8ビットデータに対してスペクトラム拡散方式を導入してデータのスクランブルを行っている。これにより、同じ8ビットデータに対しても特定の符号を使用して演算処理を行い、ビットパターンを擬似的にアットランダムに拡散することにより、放射雑音を広い周波数帯域に拡散して雑音を低減している。

## [0050]

以下の説明では、図1の第1実施形態の信号検出装置1をIEEE1394の 次世代規格であるP1394b規格に適用した場合について具体的に説明する。

図5は、電圧レベル検出器10の具体例である。バイポーラトランジスタのエミ ッタ端子を接続した差動対を基本とした基本的な差動回路構成である。伝送線路 から差動対のベース端子に至る入力信号IN+の入力経路に、負の電圧レベルシ フト回路Vを設けてやることにより、差動回路の出力信号が反転する入力信号Ⅰ N+、IN-の電位差にオフセットを設定することができる。この電圧レベルシ フト回路Vにより、差動の入力信号IN+、IN-間の電圧振幅レベル差の規定 値を設定することができる。電圧レベルシフト回路Vは、図5においては電圧源 のシンボルで表示しているが、伝送線路からの入力信号IN+の入力系路上に抵 抗素子(不図示)を設けて、この抵抗素子を介して伝送線路から定電流源(不図 示)により定電流を引き抜く等の構成により簡単に設定することができる。抵抗 素子の挿入が差動回路への入力インピーダンス規格に適合しない場合には、入力 段にエミッタフォロアやソースフォロア(不図示)構成を備え、これを介して抵 抗素子を接続して定電流源により電圧レベルをシフトダウンさせることもできる 。尚、図5では、出力信号をOUT+、OUT-として差動信号として表してい るが、差動出力信号OUT+、OUT-の後段に公知の回路構成を接続すること により論理レベルの単相出力を得ることができる。

#### [0051]

図6は、シグナルディテクトセット回路50の具体例である。立上りエッジ検出回路30からのエッジ検出信号EDGは、カウンタ制御回路①56のイネーブル端子Eに接続されていると共に、エッジカウンタ60に接続されている。カウンタ制御回路①56の出力端子は、オン/オフ信号としてN×カウンタ57に入力されている。N×カウンタ57には、クロック信号CLKと設定値N×が入力されている。N×カウンタ57には、クロック信号CLKと設定値N×が入力されていると共に、カウント値を出力する出力信号が、一致検出回路58に接続されている。一致検出回路58にはN×カウンタ57における"0"のカウント値が比較値として入力されており、一致検出結果はオアゲート55の一方の入力端子に入力されると共に、インバータゲート59を介してエッジカウンタ60の出力端子と共にアンドゲート61を介して有効信号検出信号Dとして出力される。ここで、エッジカウンタ60の出力端子は、エッジ検出信号EDGによる検出回数が設定値(不図示)に一致することによりセットされてハイレベル信号を出

16

力する。有効信号検出信号Dはオアゲート55の他方の入力端子に接続されており、オアゲート55の出力端子は、エッジカウンタ60のリセット端子Rと、カウンタ制御回路①56のリセット端子Rとに入力されている。また、有効信号検出信号Dは、シグナルディテクト信号SDからインバータゲート62を介した信号と共にアンドゲート63に入力されており、アンドゲート63からシグナルディテクトセット信号SETが出力されている。

## [0052]

図6のシグナルディテクトセット回路50の動作について、図8の状態遷移図に基づき説明する。図8のアイドル状態IDLでは、エッジ検出信号EDGのハイレベル信号を受付可能な状態となっている。ここで、エッジ検出信号EDGのハイレベル信号を受け付けると状態が遷移し、1つ目のエッジ検出信号EDGを受け付けた状態(first edge)となる。図6の回路図においては、エッジ検出信号EDGにハイレベル信号が入力されると、カウンタ制御回路①56からオン信号を出力することに対応する。

## [0053]

このオン信号は、N×カウンタ57に入力されておりクロック信号CLKに同期して、N×カウンタ57がオン信号を取り込むと共に、カウント動作を開始する。図8における(first edge)状態からクロック信号CLKに同期してカウント値が1づつ増加していく(図8において、状態1から状態N×まで)。カウント動作が継続しカウント値が設定値N×に一致すると、次のクロック信号CLKでカウント値は初期値"O"にリセットされる。カウント値が"O"なると、一致検出回路58の出力信号はハイレベルとなり、オアゲート55に入力されカウンタ制御回路①56をリセットする。そしてN×カウンタ57は次サイクルのクロック信号CLKに同期してリセット状態となる。即ち、アイドル状態IDLに戻る。ここで、設定値N×はN×カウンタ57の外部より与えられており、適宜に変更することができる。

## [0054]

N×カウンタ57におけるカウンタ動作の何れかのタイミングで、エッジ検出信号EDGがハイレベルとなり電圧レベル検出器10の出力信号の立上りエッジ

を検出すると、エッジカウンタ60において所定数(この場合、2回)のエッジを検出したとして出力端子をセットしてハイレベル信号を出力する。ここで、N×カウンタ57カウント途中では、N×カウンタ57のカウンタ値は"0"以外のカウント値を出力している。従って、一致検出回路58の出力信号からインバータゲート59を介した信号はハイレベルを維持している。結果としてアンドゲート61の出力信号である有効信号検出信号Dはハイレベルとなる。この時点ではシグナルディテクト信号SDはローレベルとなっており、インバータゲート62の出力端子はハイレベルとなっている。アンドゲート63の双方の入力端子がハイレベルとなり、シグナルディテクトセット信号SETがハイレベルにセットされる(図8では、setの状態)。

## [0055]

シグナルディテクトセット信号SETが出力されると同時に、有効信号検出信 号Dがオアゲート55を介してエッジカウンタ60とカウンタ制御回路①56と をリセットして、次サイクルのクロック信号CLKに同期してNxカウンタ57 がリセットされ、カウント値を"0"にリセットする。このカウント値"0"が 一致検出回路58において一致検出されて、一致検出回路58はハイレベルの出 力信号を出力する。そして、インバータゲート59を介してアンドゲート61の 一方の入力信号はローレベルとなり、有効信号検出信号Dはローレベルに、更に シグナルディテクトセット信号SETもローレベルに戻る。一方、シグナルディ テクトセット信号SETがハイレベルとなったことに基づき、シグナルディテク ト信号作成回路90により、シグナルディテクト信号SDがハイレベルとなるの で、インバータゲート62の出力信号をローレベルに固定して更なる有効信号検 出信号Dを受け付けなくなる(図8では、wait状態)。この状態において、 後述のシグナルディテクトリセット信号RSTにより、シグナルディテクト信号 作成回路90を介してシグナルディテクト信号SDがローレベルとなれば、、エ ッジ検出信号EDGが受け付けられるアイドル状態IDLに戻る。尚、図8の状 態遷移図においては、エッジカウンタ60の設定値は2としており、エッジ検出 信号EDGが2回出力されれば出力信号をセットしてハイレベルを出力するよう 'に設定しているが、カウント値を任意に設定して構成することも可能である。

[0056]

図7は、シグナルディテクトリセット回路70の具体例である。有効信号検出信号Dが一方の入力端子に入力されているオアゲート71の出力端子が、カウンタ制御回路②72のリセット端子Rに入力されている。カウンタ制御回路②72のイネーブル端子Eには、シグナルディテクト信号SDが入力されている。カウンタ制御回路②72の出力端子は、オン/オフ信号としてNyカウンタ73に入力される。Nyカウンタ73には、クロック信号CLKと設定値Nyが入力されていると共に、カウント値を出力する出力信号が、一致検出回路74に接続されている。一致検出回路74には設定値Nyが比較値として入力されており、一致検出結果が、オアゲート71の他方の入力端子に接続される共に、シグナルディテクトリセット信号RSTとして出力されている。

[0057]

図7のシグナルディテクトリセット回路70の動作について、図9の状態遷移図に基づき説明する。図9のアイドル状態IDLにおいて、カウンタ制御回路②72は、シグナルディテクト信号SDのハイレベル信号がイネーブル端子Eに入力されると、Nyカウンタ73に向けてオン信号を出力し、信号を検出した状態(図9では、signal detect)となる。このオン信号の後、Nyカウンタ73に入力されているクロック信号CLKに同期してNyカウンタ73がカウント動作を開始する。図9における(signal detect)状態からクロック信号CLKに同期してカウント値を1つづつ増加させていく(図9において、状態1から状態Nyまで)。カウント動作が継続しカウント値が設定値Nyに一致すると、一致検出回路74によりシグナルディテクトリセット信号RSTを出力する。シグナルディテクトリセット信号RSTを出力する。シグナルディテクトリセット信号RSTを出力する。シグナルディテクトリセット信号RSTを出力する。シグナルディテクトリセット信号RSTを出力する。シグナルディテクトリセット信号RSTは、オアゲート71を介してカウンタ制御回路②72をリセットし、カウンタ制御回路②72からの出力信号としてオフ信号をNyカウンタ73に出力する。Nyカウンタ73はリセットされ、アイドル状態IDLに戻る。ここで、設定値NyはNyカウンタ73の外部より与えられており、適宜に変更することができる。

[0058]

Nyカウンタ73におけるカウンタ動作の何れかのタイミングで、有効信号検


出信号Dがハイレベルとなり、シグナルディテクトセット回路50において有効な信号を検出した場合には、オアゲート71を介してカウント制御回路②72がリセットされNyカウンタ73がリセットされて、信号を検出した状態(図9では、signal detect)に戻る。この場合、シグナルディテクト信号SDがハイレベルとなっているので、カウンタ制御回路②72は、再度イネーブル状態となり、出力端子からオン信号をNyカウンタ73に出力する。クロック信号CLKに同期してNyカウンタ73は、リセットされた後、再度カウント動作を開始する(図9では、signal detect)。

## [0059]

図10乃至12には、図6乃至9によるシグナルディテクト信号SDの各動作シーケンスを示している。図10乃至12では、電圧レベル検出器10の入出力信号である差動の入力信号IN+、IN-と、出力信号L、更に、信号検出結果を示すシグナルディテクト信号SDが表示されている。尚、図10、11では、入力信号IN+、IN-の切り替わりサイクルに同期して電圧レベル検出器10の出力信号Lにおける立上りエッジを検出する場合を示しており、N×カウンタ57をカウントするクロック信号CLKの周期を入力信号の切り替わりサイクルに同期させた場合について例示している。また、信号検出においては、入力信号IN-に比して入力信号IN+がハイレベルにある場合のみを検出対象としている。

## [0060]

図10における信号(1)は、差動入力信号IN+、IN-の電位差が所定値に達するサイクルが1ビット長しか発生しない場合を示している。差動入力信号IN+、IN-が所定電圧差になった場合に、電圧レベル検出器10はハイレベルの出力信号Lを出力し立上りエッジ検出回路30がエッジ検出信号EDGを出力する。これにより、カウンタ制御回路①56がイネーブル状態となりNxカウンタ57を起動してカウント動作をはじめる。しかしながら、Nx回のカウント期間である所定時間Xns内に後続のエッジが検出されないため、エッジカウンタ60の出力信号はローレベルを維持し、有効信号検出信号Dがセットされることはない。従って、シグナルディテクトセット信号SETはセットされずシグナ



[0061]

図10における信号(2)、信号(3)は、差動入力信号IN+、IN-の電 位差が1ビットを挟んで連続する2ビットについて所定値を越えた場合を示して いる。差動入力信号IN+、IN-が所定電圧差になった場合に、電圧レベル検 出器10はハイレベルの出力信号Lを出力し立上りエッジ検出回路30がエッジ 検出信号EDGを出力する。先ず、最初のビットによりエッジ検出信号EDGが 出力されることにより、カウンタ制御回路①56がイネーブル状態となりNxカ ウンタ57を起動してカウント動作をはじめる。1ビット挟んで次のビットにお いてもエッジ検出信号EDGが出力される。1ビットを挟んだ2つのビットの立 上りエッジ間隔は、P1394bのt\_ad\_on時間の規格に対して通常充分 に短いので、N×回のカウント動作である所定時間Xns内の時間であるといえ る。従って、Nxカウンタ57の出力信号はハイレベルを維持しておりインバー タゲート59の出力信号がハイレベルを維持したまま、エッジカウンタ60の出 力信号もハイレベルとなる。有効信号検出信号Dがセットされ、シグナルディテ クト信号SDがハイレベルにセットされていなければシグナルディテクト信号S Dがハイレベルにセットされる。図10においては、入力信号IN+、IN-の 立上りエッジに同期するクロック信号CLKにより、2番目の出力信号Lに同期 してシグナルディテクト信号SDがセットされる。シグナルディテクト信号SD がインバータゲート62を介してアンドゲート63に入力されているので、有効 信号検出信号Dはアンドゲート63によりマスクされ、以後の有効信号検出信号 Dは受け付けられなくなる。入力信号IN+、IN-において、1ビットを挟ん だ2ビットにおいて立上りエッジを検出でき、このエッジ間隔がN×回のカウン

ト動作である所定時間Xns内の時間であるので、有効な信号が検出されたと判断される。

[0062]

図11における信号(4)、信号(5)は、差動入力信号IN+、IN-の電位差が所定値に達するサイクルが2ビット検出されるが、時間間隔がNxカウンタのNxカウントである所定時間Xns以内に存在していない場合を示している。信号(4)の出力信号Lに対して、Nxカウンタ57がカウント動作を開始するが、次の信号(5)のエッジ検出信号EDGが検出される前に、NxカウンタがNxカウントを終了してしまう。従って、Nxカウンタ57の出力カウンタ値は"0"となり、よって一致検出回路58の出力がハイレベルとなって、オアゲート55を介してエッジカウンタ60とカウンタ制御回路①56とをリセットしてNxカウンタ57のカウント値をリセットすると共に、動作を停止してアイドル状態IDLに戻る。従って、出力信号Lの信号(5)はノイズであると判断される。尚、出力信号(4)は、先行する出力信号Lとの時間間隔がXns以下である場合には、有効な信号として検出されている。

[0063]

図11における信号(6)、信号(7)は、差動入力信号IN+、IN-の電位差が所定値に達するサイクルが、信号(6)については、2ビット連続した信号であり、信号(7)については、2ビット以上連続した信号である場合を示している。両信号の間には1ビット分の反転信号が挟まれているので、信号(6)と信号(7)とのエッジ間隔は3ビット長となる。これらのビットの立上りエッジ間隔は、P1394bのt\_sd\_on時間の規格に対して通常充分に短いので、Nx回のカウント動作である所定時間Xns内の時間であるといえる。従って、最初のエッジ検出によりカウント動作を開始したNxカウンタのカウント途中で、2つ目のビット信号に起因する立上りエッジが検出され、有効な信号が検出されたと判断される。

[0064]

また、シグナルディテクトリセット回路70の動作としては、シグナルディテクト信号SDがハイレベルの状態であるので、回路70は信号を検出した状態(

図9では、signal detect)にある。そこに信号(4)と信号(4)の先行信号により検出された有効信号検出信号Dが入力され、カウンタ制御回路②72がリセットされる。Nyカウンタ73はカウント値がリセットされた後、再びカウントを開始する。有効信号検出信号Dが再度入力されるのは、前述したように信号(7)の立上りエッジが検出されるタイミングである。信号(4)によりNyカウンタ73が再起動してからカウント値がNyとなる所定時間Ynsに達していない場合には、カウント値はNy未満の値となっており、設定値Nyとの一致検出はされない。従って、シグナルディテクトリセット信号RSTが出力されることはなく、カウンタ制御回路②72によりNyカウンタ73はリセットされて、所定時間Ynsのカウントを再度始める。

#### [0065]

図12における信号(8)、信号(9)は、差動入力信号IN+、IN-の電位差が所定値に達する時間間隔が、NxカウンタのNxカウントである所定時間Xns以内に存在していない場合を示している。図11における信号(4)、信号(5)の場合と同様に信号(9)はノイズであると判断される。

#### [0066]

信号(9)はノイズであると判断されるため、シグナルディテクト信号SDが出力されるのは、信号(8)の時点である。従って、信号(8)によりNyカウンタ73はカウント値がリセットされ再びカウント動作を開始する。その間に検出される信号(9)は、ノイズであると判断され、他に出力信号Lも検出されないので、Nyカウンタ73はカウント動作を継続し、設定値Nyまでカウント動作を継続する。カウント値がNyになったところで、一致検出回路74の出力信号であるシグナルディテクトリセット信号RSTがハイレベルを出力し、シグナルディテクト信号作成回路90がシグナルディテクト信号SDをリセットする。所定時間Yns以内に有効な信号が検出されなかったとして信号検出されない旨の動作を行う。

## [0067]

次に、図13に第2実施形態の信号検出装置2を示す。信号検出装置2は、中央処理装置(以下、CPUと略記する。)22を中心にバス28を介して、通信

インターフェース21が接続されると共に、メモリ23、磁気ディスク装置24、表示装置(以下、CRTと略記する。)25、キーボード26、及び外部記憶媒体駆動装置27が相互に接続されており、更に外部記憶媒体駆動装置27にCDROMや磁気媒体等の外部記憶媒体29が着脱可能に設置される構成である。また、通信インターフェース21には、ツイストペアケーブル等のシリアルバスの信号伝送線路が接続されている。

## [0068]

後述の図14、15に示す信号検出方法のフローチャートは、第1実施形態の信号検出装置1において実現される信号検出方法を示している他、このフローチャートをプログラムにより備えてやれば信号検出装置2においても実行することができる。この場合プログラムは、信号検出装置2内のメモリ23や磁気ディスク装置24に記録されている他、CDROMや磁気媒体等の外部記憶媒体29に記録されている場合に、外部記憶媒体駆動装置27を介して、更にインターネット等の電気通信回線(不図示)を介して、メモリ23、磁気ディスク装置24に記録され、あるいは直接CPU22に転送される。ここで、インターネット等の電気通信回線(不図示)は、有線の公衆電話回線や、携帯電話等向けの無線の公衆回線、及び有線あるいは無線の専用回線等の通信媒体とのインターフェースをとるために設けられており、通信インターフェース21を介して信号伝送線路に接続されていてもよい。

#### [0069]

また、N×カウンタ57、Nyカウンタ73、及びエッジカウンタ等の各設定値や、電圧レベル検出器10における差動入力信号IN+、IN-間の電位差の規定値等のパラメータは、信号検出装置1に対して不図示の入力装置により設定可能である他、信号検出装置2に対しては、CRT25等で確認しながらキーボード26からの入力が可能であると共に、磁気ディスク装置24や、CDROM、磁気媒体等の外部記憶媒体29等に記録されており、上記プログラムの処理に従いCPU22からの指令に従って必要に応じて参照される。

#### [0070]

以下、信号検出方法のフローについて図14、15に基づき具体的に説明する

。図14は、シグナルディテクト信号SDをセットするフローチャートを示している。処理ステップ(以下、Sと略記する。)1では、電圧レベル検出器10、あるいは通信インターフェースを介して入力された入力信号IN+、IN-に基づく信号波形の立上りエッジを検出しており(S1:NO)、検出したら(S1:YES)エッジ検出のカウント数を1つ増加させる(S2)。この時、エッジ検出を行う所定時間を計測するN×カウンタがカウント動作中でなければ(S3:NO)、カウント動作を開始して(S4)エッジ検出状態に戻る(S1)。カウント中であれば(S3:YES)更にエッジ検出回数が所定回数に達したか否かを判断する(S5)。所定回数に達していなければ(S5:NO)、N×カウンタのカウント数を判断する(S6)。N×カウントに達していれば(S6:YES)、エッジカウンタをリセットすると共に(S12)N×カウンタをリセットして(S7)、達していなければ(S6:NO)そのまま立上りエッジの検出を継続する(S1)。

## [0071]

また、エッジ検出回数が所定回数に達していれば(S5:YES)、入力された信号は有効な入力信号であるとして有効信号検出信号Dを出力し(S8)、エッジカウンタをリセットすると共に(S13)Nxカウンタをリセットする(S9)。次に、シグナルディテクト信号SDがセットされているか否かを判断する(S14)。シグナルディテクト信号SDがセットされていなければ(S14:NO)、シグナルディテクトセット信号SETをセットする(S10)。セットされていれば(S14:YES)、シグナルディテクトセット信号SETはセットする必要がなく、次の有効信号検出信号Dを検出するために立上りエッジの検出状態に戻る(S1)。

#### [0072]

図15は、シグナルディテクト信号SDをリセットするフローチャートを示している。S12にてシグナルディテクト信号SDが出力されているか否かを検出しており(S12:NO)、検出されたら(S12:YES)入力信号IN+、IN-を検出しないことを判断するための所定時間を計測するNyカウンタのカウント動作を開始する(S13)。カウント動作中に有効な信号を検出したこと

を示す有効信号検出信号Dを検出するか否かを判断する(S14)。検出すれば(S14:YES)Nyカウンタをリセット(S15)した上で再度カウント動作を開始する(S13)。検出しなければ(S14:NO)、更にNyカウンタのカウント数を判断する(S16)。そしてNyカウントに達していなければ(S16:NO)、S14の有効信号検出信号Dの検出ステップに戻り検出動作を継続する。Nyカウントに達していれば(S16:YES)、シグナルディテクトリセット信号RSTをセットし(S17)、Nyカウンタをリセットして(S18)、シグナルディテクト信号SDのリセットフローを終了する。

## [0073]

図16には、シリアルバスBB上に、装置A乃至Hの装置(ID=0乃至7)、更に図示されていないその他の装置(ID=8乃至n)からなるn+1の装置が、P1394bシリアルバスシステムにより構成されていることを示している。P1394bのインターフェースでは、各装置に対してID番号を付与することによりシステムを構成することができる。個々の装置には、シリアルバスBBとのインターフェース部分に信号検出装置1、あるいは信号検出装置2が構成されており、これらの装置以外にも、図14、15のフローチャートにより示した信号検出方法を実現するインターフェースがソフトウェア、あるいはファームウェアとして備えられている。これらの信号検出装置1、2、及び信号検出方法がインターフェース部分に備えられていることにより、各装置は、シリアルバスBB上の信号について有効な信号を検出することができ、P1394bインターフェースによる通信が可能となる。

#### [0074]

以上詳細に説明したとおり、第1実施形態に係る信号検出装置1、及び信号検出方法(図14、15)では、入力信号IN+、IN-の電圧振幅レベルと所定電圧値VREFとの比較部分である電圧レベル検出器10を除く、電圧レベル検出器10の出力信号Lの状態遷移の検出を行う立上りエッジ検出回路30、信号の確認を行うシグナルディテクトセット回路50、非信号の確認を行うシグナルディテクトリセット回路70、及び検出信号の生成を行うシグナルディテクト信号作成回路90は、論理回路で構成することができるので、CMOS-LSI等

のディジタル集積回路により実現すれば回路動作を低消費電流で実現することができる。第1実施形態に係る信号検出装置1、及び信号検出方法(図14、15)を使用したシリアルバスシステム(図16)において低消費電流動作を実現することができる。これらのシステムを携帯機器等のバッテリー駆動システムに使用する場合、長時間連続使用に好適であると共に、集積回路実装時における発熱の問題が緩和され高密度実装を実現することができる。

## [0075]


また、信号検出のために割り当てられる検出時間の規格に合わせて、信号確認及び非信号確認を行うべき第1及び第2所定時間を設定するNx及びNyカウンタのカウント周波数及び設定値(Nx、Ny)を適宜に設定してやればよく、必ずしも高速な信号転送速度に合わせた時間で信号検出を行う必要がない。従って、Nx及びNyカウンタのカウント周波数を決定するクロック信号CLKを信号転送速度に比して低周波数で動作させればよい。信号転送速度に合わせて動作させる場合に必要であったPLL回路等の高周波数のクロック回路等が不要となる。信号検出装置1、あるいは信号検出方法(図14、15)を使用したシステム(図16)において低消費電流動作を実現することができる。これらのシステムを携帯機器等のバッテリー駆動システムに使用して好適である。

## [0076]

特に、P1394b規格においては、P1394b規格におけるS800規格が800Mbps、S3200規格が3.2Gbpsの高速伝送規格が策定されているが、信号検出装置1、及び信号検出方法(図14、15)をCMOS-LSI等のディジタル集積回路により実現するので、低消費電流動作を実現することができ、更にいわゆるシステムLSIと称される大規模集積回路に集積することが可能となり高密度実装でP1394b規格に適合あるいは準拠した信号検出装置1、信号検出方法(図14、15)を提供することができる。

## [0077]

また、P1394b規格では図2に示すように、有効信号の検出からシグナルディテクト信号SDのアサートまでの遅延時間(t\_sd\_on)、及び非有効信号の検出からシグナルディテクト信号SDのネゲートまでの遅延時間(t\_s



## [0078]

また、P1394b規格においては、信号伝送のために8b10bの符号化を行っている。8b10b符号化では、伝送線路を伝播する10ビット長の符号内において同じビット値が5ビット以上連続することがない。従って、ビット値が切り替わる際の状態遷移が出現する最大時間が決定されることとなる。例えばS800規格(800Mbps)に対して符号化後は1Gbpsのビット信号が伝送するのでビット長は1nsとなり、状態遷移が出現する最大時間は5ns(200MHz)となる。即ち、信号検出において、最大時間(S800規格の場合、5ns)以内に状態遷移が検出されなければ、最初に状態遷移が検出された入力信号はノイズであると判断することができる。

## [0079]

また、入力信号 I N +、 I N - の所定の組み合わせに対して状態遷移を検出することにより信号検出を行うようにすれば、入力信号 I N +、 I N - の電圧振幅レベルを検出する電圧レベル検出器 1 0、あるいはレベル検出ステップにおいて、高速な信号転送速度で伝送される信号の全てをサンプリングする必要がない。従って、電圧レベル検出器 1 0、あるいはレベル検出ステップを、信号転送速度に比して低速度で構成してもよく低消費電流動作を実現することができる。携帯機器等のバッテリー駆動システムに使用して好適である。

## [0080]

特に、P1394b規格において、図3、4に示す8b10b符号のコード表

では、伝送線路上の電圧レベルにおけるDCバランスを維持するため、伝送線路を伝播する10ビット長の符号パターンには、ビット"0"の多いパターンと、その反転パターンであるビット"1"の多いパターンとの2組の10ビット長の符号が、8ビットデータ毎に割り当てられている。10ビット長の符号の中で、電圧レベル検出器10、あるいはレベル検出ステップに立上りエッジを含むビット"1"のビット長が連続しないパターンは46個存在する(図3、4中、太い斜体文字で記載されたパターン)。このうち、ビット"0"の数とビット"1"の数が同数であるパターンは、12個存在する(図3、4中、太い斜体文字に網掛けが施されたパターン)。この12個のパターンは、ビット"0"とビット"1"とが反転関係にあるものがペアを構成しており1つの8ビットデータに対応している。従って、符号化前の8ビットデータでは6種類となる。52h、92h、A2h、AAh、ACh、ADhの6つの8ビットデータが該当する。上記46個のパターンから、この12個のパターンを除いた34個のパターンでは、ビット"1"の数がビット"0"の数に比して少ないパターンとなっている。

## [0081]

以上よりP1394b規格において伝送される10ビット長の符号を検討する。1つの8ビットデータに対して10ビット長の符号が2種類あるので、10ビット長の符号は256×2=512存在する。このうちの46個の符号のみがビット"1"のビットが連続しない符号であるので、ビット"1"が2ビット長の符号の90%以上がビット"1"が2ビット長以上連続する符号は、512-46=466となる。即ち、全10ビット長の符号の90%以上がビット"1"が2ビット長以上連続する部分を有する符号である。また、46符号のうち34符号については、ビット"0"の数が多く、且つビット"1"が連続しない符号である。しかしながら、P1394b規格により、伝送線路上のDCバランスを維持するため次に伝送される10ビット長の符号はビット"1"の数が多い符号となる。即ち、34の符号のうち何れかの符号に続く符号ではビット"1"が少なくとも2ビット長連続する部分を含む符号となる。更に、残りの12の符号については、8ビットデータにおいて6種類のみであり全データ256種類に対して2%を占めるに過ぎない。加えて8ビットデータにスペクトラム拡散方式によるデータのスクランブルが加えられるため、この6

種類の8ビットパターンが連続することは考えられない。

[0082]

以上のことより、2バイト以上の適宜なバイト長を1単位として10ビット長の符号のビットデータ列を見れば、ビット"1"が連続する部分が現れる確率は高い。シグナルディテクト信号SDのアサートまでの遅延時間(t\_sd\_on)、及び非有効信号の検出からシグナルディテクト信号SDのネゲートまでの遅延時間(t\_sd\_off)の最大値が100μsecであるというP1394 b 規格から考えれば、2バイト以上のデータ長においてビット"1"が2ビット長以上連続して出現する際の立上りエッジを検出してやれば、確実に有効な信号を検出することができる。

[0083]

故に、電圧レベル検出器10は、ビット"1"が2ビット長以上連続する部分を検出することができればよいこととなる。電圧レベル検出器10の検出感度を最適化することにより、S800規格等の高速なデータ転送速度に追従する必要がなくなり、電圧レベル検出器10の設計が容易なると共に、電圧レベル検出器10の低消費電流動作を実現して信号検出装置1の低消費電流動作に寄与するところ大である。

[0084]

また、信号検出のために割り当てられる検出時間の規格に合わせて、信号確認及び非信号確認を行うべき第1及び第2所定時間を計測するNxカウンタ57及びNyカウンタ73を適宜に設定してやればよく、必ずしも高速な信号転送速度に合わせた時間で信号検出を行う必要がない。従って、Nxカウンタ57及びNyカウンタ73を動作させるクロック信号CLKを信号転送速度に比して低速で動作すればよく、信号検出装置1における第1及び第2計時部、あるいは信号検出方法における第1及び第2計時ステップであるNxカウンタ57及びNyカウンタ73を低消費電流で動作させることができる。携帯機器等のバッテリー駆動システムに使用して好適である。

[0085]

第2実施形態に係る信号検出装置2、及び信号検出方法(図14、15)では

、第1実施形態の信号検出装置1における場合と同様の効果を奏すると共に、シリアルバスBB上の信号伝送において有効な信号を検出する方法を実行するためのステップ(図14、15)が、コンピュータで読み取り可能なプログラムとして、信号検出装置2内のメモリ23や磁気ディスク装置24に記録されている他、CDROMや磁気媒体等の外部記憶媒体29に記録されている場合に外部記憶媒体駆動装置27を介して、更にインターネット等の電気通信回線(不図示)を介して、メモリ23、磁気ディスク装置24に格納され、あるいは直接CPU22に転送されて、CPU22からの指令により実行することができる。そして、このプログラムをP1394b規格に適合させることにより、信号検出装置2をP1394b規格に適合あるいは準拠したシリアルバスBB上の信号伝送時における有効な信号の検出装置として使用することができる。

[0086]

更に、一連のステップ(図14、15)を、コンピュータが読み取り可能なプログラムに格納することができるため、CDROMや磁気媒体等の外部記憶媒体29に記録しておき、あるいはインターネット等の電気通信回線を介してダウンロードすることにより、柔軟に配信、インストールすることができる。

[0087]

図16に示す信号伝送システムにおける各装置(装置A乃至H、及びその他の装置)には、シリアルバスBBとのインターフェース部分に第1実施形態の信号検出装置1、あるいは第2実施形態の信号検出装置2が構成されており、これらの装置以外にも、図14、15のフローチャートにより示した信号検出方法を実現するインターフェースがソフトウェア、あるいはファームウェアとして備えられていれば、シリアルバスBB上に伝送される信号を検出することができる。

[0088]

また、各装置(装置A乃至H、及びその他の装置)とシリアルバスBBとのインターフェース部分に構成される信号検出装置1、2、あるいは信号検出方法を実現するソフトウェア、あるいはファームウェアを、P1394b規格に対応するように構成してやれば、図16に示す信号伝送システムをP1394b規格のインターフェースとして構成することができる。

[0089]

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。

例えば、第1実施形態においては、図8、9に示すように、N×及びNyカウンタ57,73のカウント用クロック信号CLKの周波数を、各々の所定時間であるN×カウント及びNyカウントまでの時間に比して高く設定したが、本発明の信号検出装置、信号検出方法、信号伝送システム、及びコンピュータ読み取り可能なプログラムはこれに限定されるものではなく、クロック信号CLKの周波数を低く設定しておくこともできる。この場合は、所定時間に達した後、クロック信号CLKが動作して信号確認、あるいは非信号確認をすることとなる。

また、本実施形態では、入力信号IN-に比して入力信号IN+が所定値より高い電圧レベルに達した場合に、立上りエッジを検出するように構成したが、これに限定されるものではなく、入力信号IN-に比して入力信号IN+が所定値より低い電圧レベルに達した場合に、立下りエッジを検出するように構成してもよく、更に、これらの両方のエッジを検出対象としてもよい。

また、本実施形態では、ツイストペアケーブルを用いて差動入力信号が伝送される場合について説明したが、これに限定されるものではなく、同軸ケーブルを用いた場合や、光ファイバーケーブルを使用する場合にも同様に適用することができる。この場合、入力信号は、差動信号ではなく単相信号であったり、また電気信号でなく光信号である場合も考えられるが、これらの場合にも入力されてきた信号のレベルを適宜に検出することができる入力バッファを備えることにより本発明を適用することができる。

また、本実施形態では、P1394b規格について例示したが、これに限定されることはなく、更なる高速転送を実現する次世代の通信インターフェースについても同様に適用することができることはいうまでもない。

[0090]

(付記1) 入力信号の電圧振幅レベルを検出するレベル検出部と、

前記レベル検出部の出力信号における状態遷移を検出する状態遷移検出部と、 前記状態遷移検出部により第1所定時間内に所定回数の前記状態遷移が検出さ れた際に報知信号を出力する信号確認部と、

前記状態遷移検出部により第2所定時間内に状態遷移が検出されなかった際に 報知信号を出力する非信号確認部と、

前記信号確認部により有効にされ、前記非信号確認部により無効にされる検出 信号を生成する検出信号生成部とを備えることを特徴とする信号検出装置。

(付記2) 前記検出レベル部は、前記入力信号の電圧振幅レベルを所定電圧値 と比較する比較部を有することを特徴とする付記1に記載の信号検出装置。

(付記3) 前記レベル検出部の出力信号は、論理信号であり、

前記状態遷移検出部、前記信号確認部、前記非信号確認部、及び前記検出信号 生成部は、論理回路で構成されていることを特徴とする付記1又は2に記載の信 号検出装置。

(付記4) 前記状態遷移検出部は、

前記入力信号の所定の組み合わせにおいて前記レベル検出部から出力される出力信号の状態遷移を検出することを特徴とする付記1万至3の少なくとも何れか 1項に記載の信号検出装置。

(付記5) 前記状態遷移は、

前記入力信号の電圧振幅レベルが所定電圧値以上の遷移、又は所定電圧値以下 の遷移をすることに基づき検出されることを特徴とする付記1乃至4の少なくと も何れか1項に記載の信号検出装置。

(付記6) 前記状態遷移は、

前記レベル検出部の出力信号における電圧レベルの遷移であることを特徴とする付記5に記載の信号検出装置。

(付記7) 前記信号確認部は、

前記状態遷移検出部からの第1の出力信号をトリガとして、前記第1所定時間 の計時を開始する第1計時部と、

前記第1計時部による計時期間中に、前記状態遷移検出部からの前記第1の出力信号に引き続く前記所定回数の出力信号を検出する検出器とを備えることを特徴とする付記1万至3の少なくとも何れか1項に記載の信号検出装置。

(付記8) 前記非信号確認部は、

前記状態遷移検出部からの出力信号をトリガとして、前記第2所定時間の計時 を開始する第2計時部を備えることを特徴とする付記1乃至3の少なくとも何れ か1項に記載の信号検出装置。

(付記9) 前記検出信号生成部は、

前記信号確認部からの前記報知信号をセット信号とし、

前記非信号確認部からの前記報知信号をリセット信号とするフリップフロップ 部を備えることを特徴とする付記1乃至3の少なくとも何れか1項に記載の信号 検出装置。

(付記10) 入力信号の電圧振幅レベルを検出するレベル検出ステップと、

前記レベル検出ステップにおいて検出された前記入力信号の状態遷移を検出する状態遷移検出ステップと、

前記状態遷移検出ステップにより、第1所定時間内に所定回数の前記状態遷移 が検出されたことを報知する信号確認ステップと、

前記状態遷移検出ステップにより、第2所定時間内に前記状態遷移が検出されなかったことを報知する非信号確認ステップと、

前記信号確認ステップにより有効にされ、前記非信号確認ステップにより無効にされる検出信号を生成する検出信号生成ステップとを有することを特徴とする信号検出方法。

(付記11) 前記レベル検出ステップには、前記入力信号の電圧振幅レベルと 所定電圧値とを比較する比較ステップを含むことを特徴とする付記10に記載の 信号検出方法。

(付記12) 前記状態遷移検出ステップでは、

前記入力信号が所定の組み合わせで入力された際に、前記レベル検出ステップ において検出される前記入力信号の状態遷移を検出することを特徴とする付記1 0又は11に記載の信号検出方法。

(付記13) 前記状態遷移検出ステップでは、

前記入力信号の電圧振幅レベルが所定電圧値以上遷移したことに基づき、前記 状態遷移を検出することを特徴とする付記10ないし12の少なくとも何れか1 項に記載の信号検出方法。 (付記14) 前記信号確認ステップでは、

前記状態遷移検出ステップにおいて最初に検出される前記入力信号の状態遷移 をトリガとして、前記第1所定時間の計時を開始する第1計時ステップと、

前記第1計時ステップによる計時期間中に、前記状態遷移検出ステップにおいて検出される後続の前記入力信号の状態遷移を、前記所定回数検出する検出ステップとを有することを特徴とする付記10又は11に記載の信号検出方法。

(付記15) 前記非信号確認ステップでは、

前記状態遷移検出ステップにおいて検出される前記入力信号の状態遷移をトリガとして、前記第2所定時間の計時を開始する第2計時ステップを有することを特徴とする付記10又は11に記載の信号検出方法。

(付記16) 付記1乃至9の少なくとも何れか1項に記載の信号検出装置は、 シリアルバス上に接続されており、前記信号検出装置によりシリアルバス上の信 号を検出することにより信号の伝送を行うことを特徴とする信号伝送システム。

(付記17) 付記10乃至15の少なくとも何れか1項に記載の信号検出方法により、シリアルバス上の信号を検出して信号の伝送を行うことを特徴とする信号伝送システム。

(付記18) 前記シリアルバスは、P1394b規格に適合又は準拠するバスであることを特徴とする付記16又は17に記載の信号伝送システム。

(付記19) 付記16乃至18の少なくとも何れか1項に記載のシリアルバス上において、

入力信号の電圧振幅レベルを検出するレベル検出ステップと、

前記レベル検出ステップにおいて検出された前記入力信号の状態遷移を検出する状態遷移検出ステップと、

前記状態遷移検出ステップにより、第1所定時間内に所定回数の前記状態遷移 が検出されたことを報知する信号確認ステップと、

前記状態遷移検出ステップにより、第2所定時間内に前記状態遷移が検出されなかったことを報知する非信号確認ステップと、

前記信号確認ステップにより有効にされ、前記非信号確認ステップにより無効 にされる検出信号を生成する検出信号生成ステップとを有する信号検出方法によ り前記シリアルバス上の信号伝送を実行することを特徴とするコンピュータが読 み取り可能なプログラム。

[0091]

【発明の効果】

本発明によれば、P1394b等に代表される次世代ディジタルインターフェースにおいて、高速なデータ転送速度で伝送されてくる入力信号の検出を、低消費電流、且つ低コストで実現することができる信号検出装置、信号検出方法、信号伝送システム、及びコンピュータ読み取り可能なプログラムを提供することが可能となる。

【図面の簡単な説明】

【図1】

第1 実施形態の信号検出装置を示す回路ブロック図である。

【図2】

P1394b規格におけるシグナルディテクト信号のタイミングパラメータを示す説明図である。

【図3】

P1394b規格における8b10b符号を示すコード表(1)である。

【図4】

P1394b規格における8b10b符号を示すコード表(2)である。

【図5】

第1 実施形態における電圧レベル検出器の具体例を示す回路図である。

【図6】

第1実施形態におけるシグナルディテクトセット回路の具体例を示す回路ブロック図である。

【図7】

第1実施形態におけるシグナルディテクトリセット回路の具体例を示す回路ブロック図である。

【図8】

シグナルディテクト信号のセットシーケンスを示す状態遷移図である。

【図9】

シグナルディテクト信号のリセットシーケンスを示す状態遷移図である。

【図10】

シグナルディテクト信号のセットシーケンスを示すタイムチャートである。

【図11】

シグナルディテクト信号のセット中の動作を示すタイムチャートである。

【図12】

シグナルディテクト信号のリセットシーケンスを示すタイムチャートである。

【図13】

第2実施形態の信号検出装置の構成図である。

【図14】

第2実施形態の信号検出装置で実行される信号検出方法のうちシグナルディテクト信号のセットフローを示すフローチャートである。

【図15】

第2実施形態の信号検出装置で実行される信号検出方法のうちシグナルディテクト信号のリセットフローを示すフローチャートである。

【図16】

信号伝送システムの構成例を示すシステム構成図である。

【図17】

従来技術の信号検出装置を示す回路ブロックである。

【符号の説明】

1, 2, 100	信号検出装置
1 0	電圧レベル検出器
2 1	通信インターフェース
2 2	中央処理装置 (CPU)
2 3	メモリ
2 4	磁気ディスク装置
2 5	表示装置 (С R T)
2 6	キーボード

### 特2001-185040

2 7	外部記憶媒体駆動装置
2 8	バス
2 9	外部記憶媒体
3 0	立上りエッジ検出回路
5 0	シグナルディテクトセット回路
5 6	カウンタ制御回路①
5 7	N×カウンタ
5 8	一致検出回路
7 0	シグナルディテクトリセット回路
7 2	カウンタ制御回路②
7 3	Nyカウンタ
7 4	一致検出回路
9 0	シグナルディテクト信号作成回路


•

【書類名】

図面


【図1】

## 第1実施形態の信号検出装置のブロック図



【図2】

P1394b規格におけるシグナルディテクト信号の タイミングパラメータ



【図3】

## P1394b規格における8b10bコード表 (1)

input	abodei f	ghi output	input	1 shadai 6	abi autaut
Name 4 grob grada	rd<0	rd>0	Name A P C 2 F F 2 ~	<del></del>	ghj output
Hairie T a C (F E - 3 -	data_table[i][0		Name ABCCEFS~	rd<0	
000000000	1001110100	data_table  i  [ 1]  0110001011	D4.0 00100000	data_table[i] [ 0]	
00.4 000000001	11001110010	0110001101		11101010100	0010101011
			D4.4  00100001	1101010010	0010101101
	1001110101	0110000101	D4.2 00100010	1101010101	0010100101
D0.6 00000011	1001110110	0110000110	D4.6  00100011	11101010110	0010100110
D0.1 00000100	1001111001	0110001001	D4.1 00100100	1101011001	0010101001
D0.5 [00000101	1001111010	0110001010	D4.5 [00100101	[1101011010	0010101010
[D0.3_[00000110	[1001110011	0110001100	[D4.3 ]00100110	11001010011	0010101100
[D0.7   00000111	11001110001	10110001110	D4.7  00100111	1101010001	0010101110
D16.0 000001000	0110110100	1001001011	D20.0 00 10 1000	0010111011	0010110100
D16.4 00001001	0110110010	1001001101	D20.4 00101001	0010111101	10010110010
D16.2 00001010	0110110101	1001000101	D20.2 00101010	0010110101	0010110101
D16 6 00001011	0110110110	1001000110	D20.6 00101011	0010110110	0010110110
D16.1 00001100	0110111001	1001001001	D20.1 00101100	0010111001	0010111001
D16.5 00001101	0110111010	1001001010	020.5 00101101	0010111010	0010111010
D16.3 00001110	0110110011	11001001100	D20.3 00101110	0010111100	0010110011
D16.7 00001111	0110110001	1001001110	D20.7 00101111	0010110111	0010110001
D8.0 100010000					
	1110010100	10001101011 10001101101	D12.0 00110000 D12.4 00110001	0011011011	0011010100
D8 4   00010001	1110010010		D12.4 00:10001	0011011101	0011010010
D8.2  00010010	1110010101	0001100101	D12.2 00110010	0011010101	0011010101
D8.6  00010011	11110010110	10001100110	D12.6   00   100   1	0011010110	0011010110
D8.1   00010100	1110011001	0001101001	D12.1 00110100	0011011001	0011011001
D8.5   00010101	1110011010	0001101010	D12.5 00110101	0011011010	0011011010
D8.3 [00010110	1110010011	0001101100	D12.3[00110110	0011011100	0011010011
D8.7 [00010111	1110010001	0001101110	D12.7[00110111	0011011110	0011010001
D24.0 00011000	1100110100	0011001011	D28.0 00111000	0011101011	0011100100
D24.4 00011001	1100110010	0011001101	D28.4 00111001	0011101101	0011100010
D24.2 00011010	1100110101	0011000101	D28.2 00111010	0011100101	0011100101
D24.6 00011011	1100110110	0011000110	D28.6 00111011	0011100110	0011100110
D24.1 00011100	1100111001	0011001001	D28.1 00111100	0011101001	0011101001
D24.5 00011101	1100111010	0011001010	D28.5 00111101	0011101010	0011101010
D24.3 00011110	1100110011	0011001100	D28.3 00111110	0011101100	0011100011
024.7 00011111	1100110001	0011001110	D28.7 00111111	0011101110	0011100001
02.0 01000000	1011010100	0100101011	D6.0 01100000	0110011011	0110010100
D2.4 01000001	1011010010	0100101101	D6.4 01100001	0110011101	0110010010
D2.2 01000010	1011010101	0100100101	D6.2 01100010	0110010101	0110010101
02.6 01000011	1011010110	0100100110	D6.6 01100011	0110010110	0110010110
D2.1 01000100	1011011001	0100101001	D6.1 01100100	0110011001	0110011001
D2.5 01000101	1011011010		D6.5 01100101	0110011010	0110011010
D2.3 01000110	1011010011	0100101100			
D2.7 01000110				0110011100	0110010011
	1011010001	0100101110	D6.7 01100111	0110011110	0110010001
D18.0[01001000	0100111011	0100110100	D22.0 01101000	0110101011	0110100100
D18.4[01001001	0100111101	0100110010	D22.4 01101001	0110101101	0110100010
D18.2[01001010	0100110101	0100110101	D22.2 01101010	0110100101	0110100101
D18.6[01001011	0100110110	0100110110	D22.6   01 10 10 11	0110100110	0110100110
D18.1 01001100	0100111001	0100111001	D22.1 01101100	0110101001	0110101001
D18.5 01001101	0100111010	0100111010	D22.5 01101101	0110101010	0110101010
D18.3 01001110	0100111100	0100110011	D22.3[01101110		0110100011
[D18.7]01001111	0100110111		D22.7[01101111	0110101110	0110100001
D10.0 01010000	0101011011	0101010100	D14.0 01110000	0111001011	0111000100
D10.4[01010001	0101011101	0101010010	D14.4 01110001	01110011101	0111000010
D10.2 01010010	0101010101	0101010101	D14.2 01110010	0111000101	0111000101
010.6 01010011	0101010110	0101010110	D14.6 01110011	0111000110	0111000110
D10.1101010100	0101011001	0101011001	D14.1 01110100	0111001001	0111001001
	0101011010				0111001010
D10.3 01010110	0101011100	0101010011			0111000011
D10.7 01010111	0101011110				0111001000
D26.0 01011000	0101101011			0111100100	1000011011
D26.4[01011001	0101101101			0111100010	1000011101
D26.2 01011010	0101100101			0111100101	1000010101
D26.6 01011011	0101100110	0101100110		0111100110	1000010110
D26.1 01011100	0101101001			0111101001	1000011001
D26.5 01011101	0101101010			0111101010	1000011010
D26.3 01011110	0101101100			0111100011	1000011100
D26.7 01011111	0101101110			0111100001	1000011110
D1.0 [10000000	0111010100			1010011011	1010010100
D1.4 10000001	0111010010		D5.4 10100001	1010011101	1010010010
D1.2 10000010	0111010101		D5.2 10100010	1010010101	1010010101
D1.6 10000011	011010110	1000100110	D5.6 [10100011	1010010110	1010010110


【図4】

### P1394b規格における8b10bコード表 (2)

input		D/96101-0		32 (2	
		ghj output	input		shi output
Name A E C D E F G -		rd>0	Name - а с о є є в н	rd<0	rd>0
1 1 100000100		data_table[i][1		data_table[ i] [ 0	
D1.1  10000100	0111011001	1000101001	D5.1 10100100	1010011001	1010011001
D1.5   10000101	0111011010	1000101010	D5.5 10100101	1010011010	1010011010
D1.3   10000110	0111010011	1000101100	D5.3 10100110	1010011100	1010010011
D1.7   10000111	0111010001	1000101110	D5.7 10100111	1010011110	1010010001
017.0 10001000	1000111011	11000110100	D21.0 10101000	1010101011	1010100100
D17.4 10001001	1000111101	1000110010	D21.4 10101001	1010101101	1010100010
D17.2[10001010	1000110101	1000110101	D21.2 10101010	HOHOHOOKOI	1010100101
D17.6 10001011	1000110110	1000110110	D21.6 10101011	1010100110	1010100110
D17.1 10001100	1000111001	1000111001	D21.1[10101100	# {\chi \chi \chi \chi \chi \chi \chi \chi	
D17.5 10001101	1000111010	1000111010	D21.5 10101101		101010101010
D173110001110	1000111100	1000110011	D21.3 10101110	1010101100	1010100011
D17.7 10001111	1000110111	1000110001	D21.7 10101111	1010101110	1010100001
D9.0   10010000	1001011011	1001010100	D13.0 10110000	1011001011	1011000100
D9.4 10010001	1001011101	1001010010	D13.4 10110001	1011001101	1011000010
D9.2 10010010	1001010101	1001010101	D13.2 10110010	1011000101	1011000101
D9.6 [10010011	1001010110	1001010110	D13.6[10110011	1011000110	1011000110
D9.1 110010100	1001011001	1001011001	D13.1 10110100	1011001001	1011001001
D9.5   10010101 D9.3   10010110	1001011010	1001011010	D13 5 1 10 1 10 10 1	1011001010	1011001010
D9.3  10010110	1001011100	1001010011	D13.3 10110110	1011001100	1011000011
D25.0 100 1 1000	1001011110	1001010001	D13.7 10110111	1011001110	1011001000
D25.4 10011001	1001101011	1001100100	D29.0 10111000	1011100100	0100011011
D25.2 10011010	1001100101	1001100101	D29.4 10111001 D29.2 10111010	1011100010	0100011101
D25.6 10011011	1001100110	1001100110	D29.6 10111011	1011100101	0100010101 0100010110
D25.1110011100	1001101001	1001101001	D29.1110111100	1011101001	0100011001
D25.5 10011101	1001101010	1001101010	D29.5 10111101	1011101010	0100011010
D25.3 10011110	1001101100	1001100011	D29 3 10111110	1011100011	0100011100
D25.7 10011111	1001101110	1001100001	D29.7110111111	1011100001	0100011110
D3.0   11000000	1100011011	1100010100	D7.0 111100000	1110001011	0001110100
D3.4   11000001	1100011101	1100010010	D7.4 11100001	1110001101	0001110010
D3.2 11000010	1100010101	1100010101	D7.2 11100010	1110000101	0001110101
D3.6 [11000011	1100010110	1100010110	D7.6   11100011	1110000110	0001110110
D3.1 [11000100	1100011001	1100011001	07.1 11100100	1110001001	0001111001
D3.5   11000101	1100011010	1100011010	D7.5 [11100101	1110001010	0001111010
D3.3   11000110	1100011100	1100010011	D7.3  11100110	1110001100	0001110011
D3.7   11000111	1100011110	1100010001	D7.7 11100111	1110001110	0001110001
D19.0 11001000	1100101011	1100100100	D23.0 111101000	1110100100	0001011011
D19.4 11001001	1100101101	1100100010	D23.4 11101001	1110100010	0001011101
D19.2 11001010	1100100101	1100100101	D23.2 11101010	1110100101	0001010101
D19.6 11001011	1100100110	1100100110	D23.6 11101011	1110100110	0001010110
D19.1 11001100	1100101001	1100101001	D23.1 11101100	1110101001	0001011001
D19.5 11001101	1100101010	1100101010	D23.5 11101101	1110101010	0001011010
D19.3 11001110	1100101100	1100100011	D23.3 11101110		0001011100
<del></del>					<del></del>
D19.7 11001111	1100101110	1100100001	D23.7 11101111	1110100001.	0001011110
D11.0 11010000	1101001011	1101000100	D15.0 11110000	0101110100	1010001011
D11.4 11010001	1101001101	1101000010	D15.4 11110001	0101110010	1010001101
D11.2 11010010	1101000101	1101000101	D15.2 11110010	0101110101	1010000101
D11.6 11010011	1101000110	1101000110		0101110110	1010000110
D11.1 11010100	1101001001	1101001001	D15.1 11110100	0101111001	1010001001
D11.5 11010101					
	1101001010	1101001010	D15.5 11110101	0101111010	1010001010
D11.3 11010110	1101001100			0101110011	1010001100
D11.7 11010111	1101001110	1101001000			1010001110
D27.0 11011000	1101100100			<del></del>	0101001011
			<del></del>		0101001101
	1101100101			1010110101	0101000101
					0101000110
D27.1 11011100	1101101001	0010011001	D31.1 11 111100	1010111001	0101001001
D27.5 11011101	1101101010	0010011010	D31.5 11111101	1010111010	0101001010
	1101100011				0101001100
					0101001110
(SEAMING THE )	1101100001	0010011110	031./[111111111	1010110001	0101001110


【図5】

## 第1実施形態における電圧レベル検出器の具体例




【図6】

### 第1実施形態におけるシグナルディテクトセット回路の具体例



【図7】


## 第1実施形態におけるシグナルディテクトリセット回路の具体例






[図8]

### シグナルディテクト信号のセットシーケンス




【図9】

## シグナルディテクト信号のリセットシーケンス




【図10】

# シグナルディテクト信号のセットシーケンスを示すタイムチャート




【図 1 1 】 シグナルディテクト信号のセット中の動作を示すタイムチャート



【図12】


## シグナルディテクト信号のリセットシーケンスを示すタイムチャート






【図13】

## 第2実施形態の信号検出装置の構成図



### 【図14】


第2実施形態の信号検出装置で実行される信号検出方法 (シグナルディテクト信号のセットフロー)





### 【図15】


第2実施形態の信号検出装置で実行される信号検出方法 (シグナルディテクト信号のリセットフロー)



1 5

【図16】


### 信号伝送システムの構成例





【図17】

## 従来技術の信号検出装置



【書類名】 要約書

【要約】

【課題】 高速なデータ転送速度で伝送される差動入力信号の検出を、低消費電流、且つ低コストで実現する信号検出装置、信号検出方法、信号伝送システム、 及びコンピュータ読み取り可能なプログラムを提供すること

【解決手段】 電圧レベル検出器10は所定規定値以上の差動入力IN+、IN-に対してハイレベルの出力信号Lを出力する。立上りエッジ検出回路30は出力信号Lの立上りエッジを検出してエッジ検出信号EDGを出力する。シグナルディテクトセット回路50は第1所定時間内に所定回数のエッジ検出信号EDGを検出することによりセット信号SETを出力する。シグナルディテクトリセット回路70は第2所定時間内にエッジ検出信号EDGを検出しない場合にリセット信号RSTを出力する。シグナルディテクト信号FDOを検出しない場合にリセット信号RSTを出力する。シグナルディテクト信号SDを生成する。

【選択図】 図1

#### 特2001-185040

### 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社

#### 出願人履歷情報

識別番号

[000237617]

1. 変更年月日

1990年 9月 6日

[変更理由]

新規登録

住 所

愛知県春日井市高蔵寺町2丁目1844番2

氏 名

富士通ヴィエルエスアイ株式会社